(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出歐公開發导

特開平7-306825

(43)公開日 平成7年(1995)11月21日

(51) Int.CL*

銀別記号 庁内整理部号 PΙ

技術表示的所

G06F 13/28

310 C 7368-5B

審査請求 未請求 菌求項の数1 OL (全 5 函)

(21)出幽谷号

特職平6-97373

(71) 出題人 000003078

株式会社東芝

(22)出頭日

平成6年(1994)5月11日

神奈川県川崎市幸区坂川町72番地

(72) 発明者 菊畑 實千代

夏京都府中市東芝町1番地 株式会社東芝

府中工場内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 DMAコントローラ

(57)【要約】

【目的】 本発明は、一度の設定により、DMA転送の 真現及び転送条件に対して分割転送周期内でのデータの 連続転送を実現し、転送効率の向上を図る。

【構成】 転送動作情報が設定される動作定義テーブル (1)及び分割転送周期と転送可否データとが設定され るスケジュール管理手段(2、3、4)を設け、スケジ ュール管理手段が分割転送周期毎に転送再開指令を送出 し、動作記憶手段 (5, 6) には、DMA 要求又は転送 **再開指令を受けると、動作定義テーブルの内容及び転送** 可否データに基づいて、ある対象データの転送動作情報 が記憶され、転送動作設定手段(7)がこの転送動作情 報を設定し、DMA転送副副手段(8)が設定される転 送動作情報に従ってバスを創御し、動作更新手段(9) が、バスの制御中、動作定義テーブルの内容及び転送可 否データに基づいて、他の対象データの転送動作情報を 動作記憶手段に更新して記憶させるDMAコントロー



【特許請求の範囲】

【請求項1】 共通のバスに接続され、CPUから受け るDMA 要求に対応して 1 / O基置とメモリ間又は複数 のメモリ間のDMA転送を訓練するDMAコントローラ たおいて.

前記DMA転送される複数の対象データのうちの対象デ ータ毎に転送元アドレス、転送先アドレス及び読出動作 あるいは普込動作の別が転送動作情報として設定される 動作定益テーブルと、

前記DMA転送を分割して実行するための分割転送回期 10 が設定され、且つこの分割転送周期の毎間で対象データ を追続転送するための転送可否データが前記対象データ 毎に設定され、前記分割転送周期毎に転送再開指令を送 出するスケジュール管理手段と、

前記CPUからDMA要求を受けたとき又は前記スケジ ュール管理手段から転送再開指令を受けたとき、前記動 作定表テーブルに設定された設定内容及び前記スケジュ ール管理手段に設定された転送可否データに基づいて、 前記各対象データのうちのいずれかの対象データの前記 転送動作情報が記憶される動作記憶手段と、

前記動作記憶手段に記憶された転送動作情報を設定する 転送動作設定手段と、

この転送動作設定手段により転送動作情報が設定される と、当該転送動作情報に従って、前記バスを制御するD MA転送制御手段と、

このDMA転送制御手段によるバスの制御中、前記動作 定義テーブルに設定された設定内容及び前記スケジュー ル管理手段に設定された転送可否データに基づいて、当 該転送可否データが他の対象データの転送可を示すと

き、当該他の対象データの転送動作情報を剪記動作記憶 30 手段に見新して記憶させる動作更新手段とを備えたこと を特徴とずるDMAコントローラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メモリ間のDMA転送 を副御するDMAコントローラに係わり、特に転送可否 データを対象データ毎に設け、分割転送週期の範囲で所 望の各対象データを連続転送可能とすることにより、転 送効率を向上し得るDMAコントローラに関する。

[0002]

【従来の技術】一般に、I/O装置とメモリ間又は複数 のメモリ間のデータ転送には、CPUを介さず、高速に データを転送するDMAコントローラが広く用いられて いる。この種のDMAコントローラとしては、例えば各 DMAチャンネル毎にデータ長が設定され、データを統 出しする転送元アドレス及びデータを書込みする転送先 アドレスが指定され、自動アドレス更新級能により、達 梳転送処理を実行するものがある。

【0003】また、転送元アドレス及び転送先アドレス が配憶されたメモリのアドレスをアドレスポインタによ 50 【0008】

ってメモリ上で連結させ、連鎖的に転送処理を実行する ものがある。

100641

【発明が解決しようとする課題】しかしながら以上のよ うなDMAコントローラでは、アドレスのみを変更して いるため、1つのDMAチャンネルにおける一度のDM A転送が読出又は音込のいずれか一方となるので、読出 及び書込を則々の設定によるDMA転送で実行する問題 がある。

【0005】また、DMAチャンネル毎にデータ長が設 定されるため。データ長毎に削っの設定によるDMA転 送を実行する問題がある。さらに、DMA転送毎ではな く、データ長などの転送条件毎に何回かに分割してDM A転送する場合。一度のDMA設定では転送できないと いう問題がある。

【0006】本発明は上記実情を考慮してなされたもの で、一度の設定により、DMA転送動作の真現及び転送 条件に対応して分割転送周期の範囲での各対象データの 連続転送を真視でき、転送効率を向上し得るDMAコン 20 トローラを提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は、共通のバスに 接続され、CPUから受けるDMA要求に対応してI/ O装置とメモリ間又は複数のメモリ間のDMA転送を制 御するDMAコントローラにおいて、前記DMA転送さ れる博数の対象データのうちの対象データ毎に転送元ア ドレス、転送先アドレス及び鉄出動作あるいは豊込動作 の別が転送動作情報として設定される動作定蔵テーブル と、前記DMA転送を分割して実行するための分割転送 国期が設定され、且つこの分割転送周期の範囲で対象デ ータを連続転送するための転送可否データが前記対象デ - タ毎に設定され、前記分割転送局期毎に転送再開指令 を送出するスケジュール設定手段と、前記CPUからD MA要求を受けたとき又は解記スケジュール記憶手段か ち転送再開指令を受けたとき、前記動作定義テーブルに 設定された設定内容及び前記スケジュール設定手段に設 定された転送可否データに基づいて、解記各対象データ のうちのいずれかの対象データの前記転送動作情報が記 慥される動作記憶手段と、前記動作記憶手段に記憶され 46 た転送動作情報を設定する転送動作設定手段と、この転 送動作設定手段により転送動作情報が設定されると、当 該転送動作情報に従って、前記バスを創御するDMA転 送詞御手段と、このDMA転送制御手段によるバスの制 御中、前記動作定義テーブルに設定された設定内容及び 前記スケジュール設定手段に設定された就送可否データ に益づいて、当該転送可否データが他の対象データの転 送可を示すとき、当該他の対象データの転送動作情報を 前記動作記憶手段に見新して記憶させる動作更新手段と を備えたDMAコントローラである。

【作用】従って、本発明は以上のような手段を講じたこ とにより、DMA転送される複数の対象データのうちの 対象データ毎に転送元アドレス、転送先アドレス及び終 出動作あるいは患込動作の別が転送動作情報として設定 される動作定義テーブル及びDMA転送を分割して実行 するための分割転送周朝が設定され、且つこの分割転送 国期の範囲で対象データを連続転送するための転送可否 データが対象データ毎に設定されるスケジュール管理手 段を設け、スケジュール管理手段が分割転送周期毎に転 送馬闘指令を送出し、動作記憶手段には、CPUからD 10 象データのうちのいずれかの対象データの転送動作情報 MA要求を受けたとき又はスケジュール管理手段から転 送再開指令を受けたとき、動作定義テーブルに設定され た設定内容及びスケジュール管理手段に設定された転送 可否データに基づいて、各対象データのうちのいずれか の対象データの転送動作情報が記憶され、転送動作設定 手段が動作記憶手段に記憶された転送動作情報を設定 し、DMA転送割御手段が、この転送動作設定手段によ り転送動作情報が設定されると、当該転送動作情報に従 ってバスを制御し、動作更新手段が、このDMA転送制 御手段によるバスの制御中、動作定数テーブルに設定さ れた設定内容及びスケジュール管理手段に設定された転 送可否データに基づいて、当該転送可否データが他の対 象データの転送可を示すとき、当該他の対象データの転 送動作情報を動作記憶手段に更新して記憶させるので、 一度の設定により、DMA転送動作の実現及び転送条件 に対応して分割転送周朝の範囲での各対象データの連続 転送を実現でき、転送効率を向上させることができる。 [0000]

【実施例】以下、本発明の実施例について図面を参照し て説明する。図1及び図2は本発明の一実施例に係るD MAコントローラの構成を示すプロック図である。この DMAコントローラは、動作定義テーブル1と、分割点 テーブル2及び転送国期レジスタ3を有するスケジュー ルテーブル (スケジュール管理手段) 4と、テーブルア クセス制御部(動作更新手段)5及び内部レジスタ6を 有する動作定義テーブル調酬部(転送動作設定手段)7 と、DMA転送網御部8とを備えている。

【0010】ここで、動作定義テーブル!は、例えば図 3に示す転送動作を定義するため、図4 (a)に示すよ うに構成されており、DMA転送される復数の対象デー タのうちの対象データ毎に転送元アドレス、転送先アド レス並びに読出動作又は書込動作の別が転送動作情報と して設定されるものである。

【0011】分割点テーブル2は、図4(b)に示すよ うに、DMA転送の分割転送周期の商田で対象データを 連続転送するための分割点フラグ(転送可否データ)が 対象データ長に設定されるものである。なお、この分割 点プラグは"1"のときに転送否を示し、"0"のとき に転送可を示している。

【①①12】転送周朝レジスタ3は、DMA転送を分割 50 !/Oパス9に転送元/転送先アドレス及び読出し/舎

して実行するための分割転送回期が設定されるものであ る。スケジュールテーブル4は、分割転送周期毎に転送 周期レジスタ3から転送再開指令をテーブルアクセス制 御部に送出する機能をもっている。

【りり13】テーブルアクセス制御部5は、CPUから DMA要求を受けたとき又はスケジュールテーブルから 転送再開指令を受けたとき、動作定義テーブル1に設定 された設定内容及びスケジュールテーブル4内の分割点 テーブル2に設定された分割点フラグに基づいて、各対 を内部レジスタ6に記憶させる機能をもっている。な お テーブルアクセス制御部5及び内部レジスタ6は動 作記憶手段を構成している。

【0014】動作定義テーブル制御部では、内部レジス タ6に記憶された転送動作情報をDMA転送制御部8に 設定する機能をもっている。DMA伝送制御部8は、助 作定表テーブル副御部7により転送動作特報が設定され ると、当該転送動作情報に従って、共通の!/0パス9 を副御するものである。

【①①15】また、テーブルアクセス制御部5は、DM A転送制御部8によるバスの制御中、動作定義テーブル 1に設定された設定内容及びスケジュールテーブル4内 の分割点テーブル2に設定された分割点フラグに基づい て、当該分割点フラグが他の対象データの転送可を示す とき、当該他の対象データの転送動作情報を内部レジス タ6に見新して記憶させる機能をもっている。

【0016】次に、このようなDMAコントローラの動 作を図5のタイムチャートを用いて説明する。いま、チ →ネルの初期化時に、CPUは、例えば図4(a)に示 ずように、DMA転送を行う転送元/転送先アドレス、 リード/ライトの朋及びデータ長からなる転送動作情報 を動作定義テーブル!に書込むと共に、図4(b)に示 すように、各転送動作情報に対応して分割点フラグを分 割点テーブル2に春込む。また、CPUは、分割転送貿 期を倒えば1msとして転送周期レジスタ3に書込む。 【0017】初期化終了後、CPUはDMA要求をテー プルアクセス副副部5に与える。テーブルアクセス制御 部5は、このDMA要求を受けると、テーブルアドレス のカウントアップを開始し、このカウントにより示され るテーブルアドレスの転送的作情報を助作定義テーブル 1から設出すと共に、この転送動作情報に対応する分割 点フラグを分割点テーブル2から該出す。

【0018】しかる後、テーブルアクセス制御部5は、 設出した転送動作情報及び分割点フラグを内部レジスタ 6に書込み、動作定義テーブル制御部では内部レジスタ 6に書込まれた転送動作情報及び分割点フラグに従って DMA転送制剤部8に1/Oバス9の制御動作を設定す

【0018】DMA転送副御部8は、この設定に従って

込み指令を出力することにより、DMA転送を副御する 《時刻(1))。

【0020】一方、テーブルアクセス副御部5は、この 転送調御中に動作定義テーブル1から次回の転送動作情 根を読出して内部レジスタ6に呑込む。動作定義テープ ル副副部7は、DMA転送副副部が今回のDMA転送制 御動作を完了すると(時刻も2)、内部レジスタ6に書 込んである次回の転送動作情報に従って前途間様に!/ Oバス9の制御動作を設定し、DMA転送制御部8はこ の設定に従って I/Oバス 9を制御する。

【0021】以下、これら一連の内部レジスタ6への音 込み動作から1/0バス9の料御動作までを繰り返し、 分割点フラグが「1」を示す分割点まで、転送助作情報 をDMA転送する。分割点に達すると、テーブルアクセ ス調剤部5はスケジュールテーブル4から転送再開指令 を受けるまで停止する (時刻13)。

【0022】テーブルアクセス制御部5は、転送再関指 令を受けると(時刻 (4) 。内部レジスタ 6 から顔回の 分割点フラグを読出し、その分割点フラグに対応するテ ープルアドレスからテーブルアドレスのカウントアップ 20 を開始する。そして、前途した通り、分割点まで DMA 転送を実行する。

【0023】以下、前述同様に、本実施例装置は、転送 再開指令の送出から分割点までの転送動作を繰り返しな がらDMA転送を実行する。なお、DMA転送が完了す ると、テーブルアクセス調剤部5は、テーブルアドレス のカウントを切削状態に戻して停止する。

【0024】上途したように本実施側によれば、DMA 転送の転送動作情報が設定される動作定義テーブル1、 分割転送周期が設定される転送周期レジスタ3. 分割転 30 送周期の範囲で対象データを連続転送するための分割点 フラグが対象データ毎に設定される分割点テーブル2を 設け、スケジュールテーブル4が分割転送周期毎に転送 再開指令を送出し、内部レジスタ6には、DMA要求を 受けたとき又は転送再開指令を受けたとき、動作定蔵テ ープル!に設定された設定内容及び分割点テーブル2に 設定された分割点フラグに基づいて、各対象データのう ちのいずれかの対象データの転送動作情報が記憶され、 動作定義テーブル制御部?が内部レジスタ8に記憶され た転送動作情報をDMA転送制御部8に設定し、DMA 転送調節部8が転送動作情報が設定されると、当該転送 動作信報に従って!/Oバス9を制御し、テーブルアク セス副御部5が、DMA転送制御部8による!/Oバス 9の副御中、動作定義テーブル1に設定された設定内容 及び分割点テーブル2に設定された分割点フラグに基づ いて、当該分割点フラグが他の対象データの転送可を示 すとき、当該他の対象データの転送動作情報を内部レジ スタ6に更新して各込むので、一度の設定により、DM A転送動作の実現及び転送条件に対応して分割転送周期 の範囲での各対象データの直続転送を実現でき、転送効 50 示すブロック図

率を向上させることができる。

【0025】すなわち、本実施例によれば、1チャンネ ルに対するDMA転送において、従来とは異なり、転送 条件によって数回に分けて設定していた転送動作を一度 に設定することができる。また、分割点フラグを用い、 各転送先毎にデータ县、該出し/春込み指令を属在させ て設定できるようにしたので、異なるデータ長をもつ転 送データであっても、一度のDMA転送で転送すること ができる。

【0026】さらに、DMA転送中に、次のDMA転送 動作を定義する転送動作情報及び分割点フラグを動作定 義チーブル1及び分割点テーブル2から該出して内部レ ジスタ6に記憶させているので、DMA転送時間中の動 作設定時間をほとんど無視でき、もって、DMA 転送の 高速化を図ることができる。その他、本発明はその要旨 を逸路しない葡囲で種々変形して英雄できる。

[0027]

【発明の効果】以上説明したように本発明によれば、D MA転送される複数の対象データのうちの対象データ毎 に転送元アドレス、転送先アドレス及び設出動作あるい は悪込動作の関が転送動作情報として設定される動作定 歳テーブル及びDMA転送を分割して実行するための分 割転送周期が設定され、且つこの分割転送周期の範囲で 対象データを連続転送するための転送可否データが対象 データ母に設定されるスケジュール管理手段を設け、ス ケジュール管理手段が分割転送周朝毎に転送再開指令を 送出し、動作記憶手段には、CPUからDMA要求を受っ けたとき又はスケジュール管理手段から転送再開指令を 受けたとき、動作定義テーブルに設定された設定内容及 びスケジュール管理手段に設定された転送可否データに 基づいて、各対象データのうちのいずれかの対象データ の転送動作情報が記憶され、転送動作設定手段が動作記 健手段に記憶された転送均作情報を設定し、DMA転送 制御手段が、この転送動作設定手段により転送動作情報 が設定されると、当該転送動作情報に従ってバスを制御 し、動作更新手段が、このDMA転送制御手段によるパ スの副領中、動作定義テーブルに設定された設定内容及 びスケジュール管理手段に設定された転送可否データに 基づいて、当該転送可否データが他の対象データの転送 可を示すとき、当該他の対象データの転送動作情報を助 作記憶手段に更新して記憶させるので、一度の設定によ り、DMA転送助作の実現及び転送条件に対応して分割 転送周期の範囲での各対象データの連続転送を実現で き、転送効率を向上できるDMAコントローラを提供で 83.

【図面の餌草な説明】

【図1】本発明の一実施側に係るDMAコントローラの 機成を示すプロック図

【図2】同真銘例におけるDMAコントローラの構成を

(5)

特闘平7-306825

【図3】同実施例における転送動作を示す模式図

公司的公司 Ind

【図4】 同窓施倒における動作定義テーブル及び分割点 テーブルを示す構成図

【図5】同真施例におけるDMA転送動作を説明するた めのタイムチャート

*【符号の説明】

1…動作定義テーブル、2…分割点テーブル、3…転送 国期レジスタ、4…スケジュールテーブル、5…テーブ ルアクセス制御部、6…内部レジスタ、7…動作定磁テ ープル、8…DMA 転送副副部、9… I/Oバス。

